L'atelier PSG/SCC FPGA
Reprise du message précédent
Pour les puces FPGA, on retrouve effectivement la notion d'impédance qui affecte vraisemblablement la vitesse, la consommation et p'tet le bruit de fond. Mais là, c'est beaucoup trop compliqué pour moi.Par contre, pour la programmation des FPGA la notion de tri-state (appelé Hi-Z pour "high impedance" est commune lors de l'utilisation, notamment bidirectionnelle, des pins. http://fr.wikipedia.org/wiki/Haute_imp%C3%A9dance
Je te cherche un exemple en rentrant du taf.
Philips.NMS.8245/50/80, Sony.F1XV/HBF-700D, Pana.FSA1FX/A1WX(x2)/A1GT, OCM, GR8BIT.... et ...
Une question au passage : Pensez-vous que le genre d'appareil ci-dessous soit adéquate pour tester les signaux ?
http://www.usbee.com/sx.html
(On trouve des clones de ce "USB Logic Analyzer" pas cher sur la bay.) Edité par GDX Le 10/04/2013 à 15h24
http://www.usbee.com/sx.html
(On trouve des clones de ce "USB Logic Analyzer" pas cher sur la bay.) Edité par GDX Le 10/04/2013 à 15h24
Concernant ce type d'analyseur logique :
Les modèles stockant les données en temps réel sur PC sont évidemment moins chers, quelque-soit le nombre de canaux à enregistrer ! L'analyse post-hoc se fera de toute façon sur PC.
Selon l'utilisation, 8 canaux peuvent paraître un peu justes.
A moins d'avoir besoin d'une fréquence d’échantillonnage élevée, je proscrirai les modèles à 200 ou 100 MHz.
Le logiciel accompagnant l'analyseur est également très important. Certaines répliques chinoises de matériel électronique sont parfois incompatibles avec les logiciels fournis avec le matos original. Et les logiciels chinois sont très souvent pas/peu/mal traduits .. et il ne faut pas compter sur le mode d'emploi !
Il faut également s'assurer de pouvoir définir par logiciel le trigger (paramètre qui spécifie l'intervalle de voltage pour les états 0 et 1),
Les modèles stockant les données en temps réel sur PC sont évidemment moins chers, quelque-soit le nombre de canaux à enregistrer ! L'analyse post-hoc se fera de toute façon sur PC.
Selon l'utilisation, 8 canaux peuvent paraître un peu justes.
A moins d'avoir besoin d'une fréquence d’échantillonnage élevée, je proscrirai les modèles à 200 ou 100 MHz.
Le logiciel accompagnant l'analyseur est également très important. Certaines répliques chinoises de matériel électronique sont parfois incompatibles avec les logiciels fournis avec le matos original. Et les logiciels chinois sont très souvent pas/peu/mal traduits .. et il ne faut pas compter sur le mode d'emploi !
Il faut également s'assurer de pouvoir définir par logiciel le trigger (paramètre qui spécifie l'intervalle de voltage pour les états 0 et 1),
Philips.NMS.8245/50/80, Sony.F1XV/HBF-700D, Pana.FSA1FX/A1WX(x2)/A1GT, OCM, GR8BIT.... et ...
Je me suis un peu intéressé aux sorties TTL
J'ai trouvé ce site bien clair :
http://www.sonelec-musique.com/electronique_bases_compatibilite_ttl_cmos.html
Il est dit que pour un TTL : low 0.8V max et high 2.0V min
J'ai vérifié le datasheet du 74ls245 qui est sur le trajet des datas des MSX1
http://ecee.colorado.edu/~mcclurel/sn74ls245rev5.pdf
Il est dit :en entrée low 0.7-0.8V min et high 2.0V max
J'ai aussi vérifié la SRAM HM658512
http://www.datasheetarchive.com/dataframe.php?file=DSA-112391.pdf&dir=Datasheets-6&part=HM658512#
Il est dit :
low -1.0*1 min et 0.8v max
high 2.4V min et 6.0V max
Apparemment on est dans les clous avec les 3.3V du Cyclone II ou alors j'ai loupé quelque chose.
J'ai trouvé ce site bien clair :
http://www.sonelec-musique.com/electronique_bases_compatibilite_ttl_cmos.html
Il est dit que pour un TTL : low 0.8V max et high 2.0V min
J'ai vérifié le datasheet du 74ls245 qui est sur le trajet des datas des MSX1
http://ecee.colorado.edu/~mcclurel/sn74ls245rev5.pdf
Il est dit :en entrée low 0.7-0.8V min et high 2.0V max
J'ai aussi vérifié la SRAM HM658512
http://www.datasheetarchive.com/dataframe.php?file=DSA-112391.pdf&dir=Datasheets-6&part=HM658512#
Il est dit :
low -1.0*1 min et 0.8v max
high 2.4V min et 6.0V max
Apparemment on est dans les clous avec les 3.3V du Cyclone II ou alors j'ai loupé quelque chose.
Si l'ensemble des pins de la SRAM est relié au Cyclone II; ça ne devrait pas poser de problème.
Pour les datas provenant d'un slot MSX (5V <--> 3.3V) ... on peut par exemple utiliser plusieurs 74LVX4245.
Pour les datas provenant d'un slot MSX (5V <--> 3.3V) ... on peut par exemple utiliser plusieurs 74LVX4245.
Philips.NMS.8245/50/80, Sony.F1XV/HBF-700D, Pana.FSA1FX/A1WX(x2)/A1GT, OCM, GR8BIT.... et ...
Je met aussi le lien de galine
http://msx.gouget.com.br/?p=50
http://msx.gouget.com.br/?p=50
On peut rajouter celui-ci http://msx.gouget.com.br/?p=225 ... l'importation dans KiCAD ne devrait pas poser de problème ..
Pour mémoire, un buffer de ce type est implémenté dans le GR8BiT !
Pour mémoire, un buffer de ce type est implémenté dans le GR8BiT !
Philips.NMS.8245/50/80, Sony.F1XV/HBF-700D, Pana.FSA1FX/A1WX(x2)/A1GT, OCM, GR8BIT.... et ...
J'ai enfin réussi à mettre des buffers sur les données du BUS.
Ca fonctionne bien mieux.
-Plus de "PLOC" au démarrage
-Plus stable notamment au reset
-Mieux reconnue par SCROM et ROMLOAD(ancienne version)
Par contre toujours pas possible de lancer un jeu avec
Je vais aussi buffuriser les données de la SRAM. Edité par Fabf Le 17/04/2013 à 09h52
Ca fonctionne bien mieux.
-Plus de "PLOC" au démarrage
-Plus stable notamment au reset
-Mieux reconnue par SCROM et ROMLOAD(ancienne version)
Par contre toujours pas possible de lancer un jeu avec
Je vais aussi buffuriser les données de la SRAM. Edité par Fabf Le 17/04/2013 à 09h52
Après avoir buffuriser les données de la SRAM j'ai eu un logo Konami 
Suivi de l'inévitable bug
Le but se rapproche...
Suivi de l'inévitable bug
Le but se rapproche...
C'est vrai mais on sait encore pas trop ce qu'elle a dans le ventre.
Et surtout comment elle se comporte une fois dans un connecteur MSX
Et surtout comment elle se comporte une fois dans un connecteur MSX
Ben tout dépendra du programme de l'Altera. On peut facilement deviner qu'elle pourra faire : Mega-SD, Megaflash-SCC+, Memory Mapper, etc... mais pas plus de 4 à la fois (sauf en I/O) puisqu'il y a 4 Slot secondaires possible. 
Edité par
GDX
Le 18/04/2013 à 13h06
Edité par
GDX
Le 18/04/2013 à 13h06
Avec le VHDL on est sur de rien, les possibilités sont immenses.
En regardant le code de l'OCM on se rend compte que chaque "organe" répond aux mêmes ports et qu'une partie à part gère les slots.
Je peux me tromper mais c'est ce que j'en ai déduit
En regardant le code de l'OCM on se rend compte que chaque "organe" répond aux mêmes ports et qu'une partie à part gère les slots.
Je peux me tromper mais c'est ce que j'en ai déduit
Répondre
Vous n'êtes pas autorisé à écrire dans cette catégorie