MSX Village forum

L'atelier Cartouche SRAM mapper SCC (CPLD) sans SCC avec SCC externe

GDX Membre non connecté

Conseiller Municipal

Rang

Avatar

Inscrit le : 17/01/2011 à 08h52

Messages: 3004

Le 04/09/2013 à 09h34

Reprise du message précédent

Le mieux serait quand même d'émuler correctement le son SCC avec le CPLD.
   
Fabf Membre non connecté

Conseiller Municipal

Rang

Avatar

Groupe : compte ++

Inscrit le : 24/08/2010 à 20h55

Messages: 4833

Le 04/09/2013 à 10h39
C'est pas faute d'avoir tourné le truc dans tous les sens. :(
Je pense vraiment que mon FPGA n'est pas assez rapide pour gérer le mapper et le SCC en même temps parce que indépendamment ils fonctionnent nickel.
igal Membre non connecté

Conseiller Municipal

Rang

Avatar

Groupe : compte ++

Inscrit le : 29/07/2010 à 17h19

Messages: 5492

Le 04/09/2013 à 20h15
Si tu reproduit le prcessus sur ton fpga en "activant" l emulation du soundchip seulement apres que la sram ne boot?

Peut etre que cela fonctionnerai tout comme tu le fait actuellement!


Tiens... voila du boudin, voila du boudin, voila du boudin... :siffle
ericb59 Membre non connecté

Conseiller Municipal

Rang

Avatar

Groupe : compte ++ Groupe : Shoutbox

Inscrit le : 17/04/2012 à 10h25

Messages: 5469

Le 04/09/2013 à 20h27
@fabf quand j'aurai les breadboards on pourra essayer mapper scc + son scc depuis ma carte DE1 si tu veux. Il y a assez de puissance dedans ! :p Edité par ericb59 Le 04/09/2013 à 20h27


banniere-ericb59e
Site web    
Fabf Membre non connecté

Conseiller Municipal

Rang

Avatar

Groupe : compte ++

Inscrit le : 24/08/2010 à 20h55

Messages: 4833

Le 04/09/2013 à 20h40
igal :
Si tu reproduit le prcessus sur ton fpga en "activant" l emulation du soundchip seulement apres que la sram ne boot?



Peut etre que cela fonctionnerai tout comme tu le fait actuellement!




Je sais pas mais comme je l'ai dis j'y passerais pas plus de temps d'autant plus que j'ai grillé mon FPGA et que je compte pas en racheter un.



Par contre si quelqu'un veut tester sur un autre matériel il y a pas de problème. ;)
SveN Membre non connecté

Villageois

Rang

Avatar

Groupe : compte ++

Inscrit le : 22/11/2011 à 21h14

Messages: 865

Le 04/09/2013 à 21h00
ericb59 :
@fabf quand j'aurai les breadboards on pourra essayer mapper scc + son scc depuis ma carte DE1 si tu veux. Il y a assez de puissance dedans ! :p


Faute de temps, j'ai délaissé les projets CPLD/FPGA.

Il faudrait cependant que chacun soit équipé du même matériel afin de progresser.

Je me refuse à utiliser un quelconque CPLD/FPGA "5V compliant" sur un bus MSX.

Il existe plusieurs solutions matérielles pour passer de 3.3V à 5V en bidirectionnel. Elles sont plus ou moins onéreuses. Le code VHDL dépendra évidemment de la solution retenue.

Encore une fois, si l'équipement matériel diffère d'un utilisateur à l'autre, ça complique énormément les choses.


Philips.NMS.8245/50/80, Sony.F1XV/HBF-700D, Pana.FSA1FX/A1WX(x2)/A1GT, OCM, GR8BIT.... et ...
   
Fabf Membre non connecté

Conseiller Municipal

Rang

Avatar

Groupe : compte ++

Inscrit le : 24/08/2010 à 20h55

Messages: 4833

Le 04/09/2013 à 21h19
Il est chiant quand même igal avec ses idées maintenant j'ai envie de tester avec le mapper d'un coté et la SCC de l'autre :(
ericb59 Membre non connecté

Conseiller Municipal

Rang

Avatar

Groupe : compte ++ Groupe : Shoutbox

Inscrit le : 17/04/2012 à 10h25

Messages: 5469

Le 04/09/2013 à 22h23
SveN :


Faute de temps, j'ai délaissé les projets CPLD/FPGA.

Il faudrait cependant que chacun soit équipé du même matériel afin de progresser.

Je me refuse à utiliser un quelconque CPLD/FPGA "5V compliant" sur un bus MSX.

Il existe plusieurs solutions matérielles pour passer de 3.3V à 5V en bidirectionnel. Elles sont plus ou moins onéreuses. Le code VHDL dépendra évidemment de la solution retenue.

Encore une fois, si l'équipement matériel diffère d'un utilisateur à l'autre, ça complique énormément les choses.




tu peux developper ? pourquoi ne pas utiliser un cpld/fpga 5v ?


banniere-ericb59e
Site web    
Fabf Membre non connecté

Conseiller Municipal

Rang

Avatar

Groupe : compte ++

Inscrit le : 24/08/2010 à 20h55

Messages: 4833

Le 04/09/2013 à 22h36
Parce que la série 7000S est le dernier CPLD en 5V
Tous les suivant sont en 3.3V voir en dessous.

Un composant en 5V aurait du mal à voir les signaux provenant d'un composant en 3.3V.
Pourtant souvent les plages d'utilisation se chevauchent.

Mon FPGA fonctionne en 3.3V, il s'interface avec un MSX en 5V et commande une SRAM en 5V.

Ca marche mais...
galine Membre non connecté

Conseiller Municipal

Rang

Avatar

Inscrit le : 27/08/2010 à 02h22

Messages: 1363

Le 04/09/2013 à 23h01
Je ne sais pas si ça peut aider mais KRIKzz le créateur des everdrive a rencontré des difficultés sur sa carte famicom car cette dernière tout comme le msx travaille en 5v ou 5VDC au lieu des 3,3v des composants modernes il a fini par régler le problème via l'ajout de résistances il faut que je retrouves le post dans le forum mais de son coté ca avait largement contribué a la stabilité et surtout a la réussite de son projet...
Google+    
Fabf Membre non connecté

Conseiller Municipal

Rang

Avatar

Groupe : compte ++

Inscrit le : 24/08/2010 à 20h55

Messages: 4833

Le 04/09/2013 à 23h03
Oui on voit également des résistances sur la carte de Manbow2.
galine Membre non connecté

Conseiller Municipal

Rang

Avatar

Inscrit le : 27/08/2010 à 02h22

Messages: 1363

Le 05/09/2013 à 01h15
Question concernant le régulateur de phoenixdownita BTW I noriced you used a 1.2V voltage regulator, for my own education what part of the circuit uses 1.2V in a famicom?

Réponse de KRIKzz Famicom uses 5v only, 1.2v from fpga core, 3.3v for fpga IO and other chips.

as tu essayé de brancher 3 diodes 1N4004 en série? si j'ai bien compris cela permet de faire descendre la tension de 1,7v ce qui te donnerait un 3,3v mais ca je penses que tu avais déjà essayé ^^.


Google+    
ericb59 Membre non connecté

Conseiller Municipal

Rang

Avatar

Groupe : compte ++ Groupe : Shoutbox

Inscrit le : 17/04/2012 à 10h25

Messages: 5469

Le 05/09/2013 à 06h27
soyez plus clair les gras je pige pas ! :sick

-msx travaille en 5v
- donc il faut des cpld/fpga en 5v pour ne pas avoir de pronlemes

alors pourquoi sven dit qu'il ne veut pas utiliser un cpld 5v compliant ?


banniere-ericb59e
Site web    
Fabf Membre non connecté

Conseiller Municipal

Rang

Avatar

Groupe : compte ++

Inscrit le : 24/08/2010 à 20h55

Messages: 4833

Le 05/09/2013 à 07h48
Comme je l'ai dis le EPM7128 est le dernier CPLD 5V.

Les autres ont les I/O en 3.3V mais peuvent recevoir du 5V
SveN Membre non connecté

Villageois

Rang

Avatar

Groupe : compte ++

Inscrit le : 22/11/2011 à 21h14

Messages: 865

Le 06/09/2013 à 15h51
ericb59 :
SveN :


Faute de temps, j'ai délaissé les projets CPLD/FPGA.

Il faudrait cependant que chacun soit équipé du même matériel afin de progresser.

Je me refuse à utiliser un quelconque CPLD/FPGA "5V compliant" sur un bus MSX.

Il existe plusieurs solutions matérielles pour passer de 3.3V à 5V en bidirectionnel. Elles sont plus ou moins onéreuses. Le code VHDL dépendra évidemment de la solution retenue.

Encore une fois, si l'équipement matériel diffère d'un utilisateur à l'autre, ça complique énormément les choses.




tu peux développer ? pourquoi ne pas utiliser un cpld/fpga 5v ?




Il est déconseillé d'utiliser du 5V (bus MSX par exemple), même avec les CPLD/FPGA "5V compliant"; ça détériore inexorablement la puce (c'est ce que j'ai lu sur différents sites, y compris ceux des fabricants de CPLD/FPGA).



Il faut donc interfacer le 5V du MSX avec le voltage (inférieur) des CPLD/FPGA récents, plus performants et souvent pas trop chers.

S'il s'agit de signaux unidirectionnels, l'utilisation de résistances devrait suffire.



Pour les signaux bidirectionnels , plusieurs options sont envisageables. Voici ce que l'on rencontre fréquemment :

  • résistances + diodes
  • résistances + transistors
  • chip dédié à cette conversion où la direction des signaux (MSX vers FPGA, ou FPGA vers MSX) est déterminée par l'état d'un pin
  • chip dédié avec détection automatique du sens de transmission des signaux



S'agissant de ces différentes options, il faut tenir compte du temps de propagation du convertisseur ("logic level shifter", "logic level converter", "voltage level shifter" pour les recherches sur le net ).

Par exemple : avec un montage à base de résistances et de transistors, le passage du niveau bas (L) au niveau haut (H) prendra environ 20ns et le passage H-L sera sans doute voisin de 50ns. Si l'on rajoute les temps de propagation des différents composants embarqués sur une carte de test, des dysfonctionnements (logiciels ou matériels) peuvent survenir et sont difficilement détectables.

Pour mémoire, le cycle d'un Z80 cadencé à 3.58MHz est d'environ 280ns. Les différents timings et cycles du Z80 se trouvent facilement sur la toile (n'ai malheureusement pas de référence en français) pour se faire une idée du mode de fonctionnement.



Du reste, pour les signaux bidirectionnels la programmation du FPGA sera évidemment adaptée à l'option retenue (détection automatique ou non du sens de transmission des signaux).



Et pour me répéter :

SveN :
... si l'équipement matériel diffère d'un utilisateur à l'autre, ça complique énormément les choses.


Philips.NMS.8245/50/80, Sony.F1XV/HBF-700D, Pana.FSA1FX/A1WX(x2)/A1GT, OCM, GR8BIT.... et ...
   
Fabf Membre non connecté

Conseiller Municipal

Rang

Avatar

Groupe : compte ++

Inscrit le : 24/08/2010 à 20h55

Messages: 4833

Le 06/09/2013 à 16h47
Je suis d'accord avec SveN sur le principe ;)
Dans la pratique ça me gonfle de rajouter tous ces bidules. Evidemment des fois ça marche et des fois ça marche pas. :D

Je suis d'accord avec Sven aussi sur les différences de matériel mais vu que personne n'a accroché aux CPLD/FPGA cela ne pose pas soucis :lol
Et pourtant il y a de quoi faire à mon avis.
Répondre
Vous n'êtes pas autorisé à écrire dans cette catégorie