MSX Village forum

A mon avis:

Slot MSX
adr : Bus d'adresse, 16 bits
dbi : DATA IN, 8 bits
dbo : DATA OUT, 8 bits
Pourquoi in et out et pas bidir

RAM
ramadr : Bus d'adresse pour la RAM, 20 bits
ramdbi : RAM DATA IN, 8 bits
ramdbo : RAM DATA OUT, 8 bits
Pareil que pour le slot pour le bidir
Sur 20bit ça nous fait quand même un potentiel de 1MO (pas dégueux)

On attends l'avis de l'expert

TheWhipMaster, pourquoi quand je compile psgsccr.vhd j'ai un message d'erreur

"error line 454 : Width of logical operand "1" does not match the width of result"

la ligne en question
elsif (pSltClk_n'event and pSltClk_n = '1') then

Tu peux m'aider stp Edité par Fabf Le 16/01/2013 à 21h36

Effectivement la mega sd utilisé une flash ROM f40.
La mega sd est aussi prévu pour permettre une extension mémoire de tupperware ese ram expand!
@ fab : quelle version de l ise utilise tu ? Je Check l erreur des que je suis chez moi
Nb : je ne suis pas chez moi avant la semaine prochaine car prépare mes papiers cette année rocknroll (40% Inde , 40% Japon et 20% France )

Je prépare juste pour l'instant, je l'ai pas encore reçu.
Tu peux ressortir le tiens comme ça on sera deux à galérer.

Je crois que j'ai pigé de coup des dbi et dbo.
D'après moi l'entité(code VHDL) ne gère pas les I/O bidirectionnelles.
Dons en I/O on a bien un entrée/sortie mais sur l'entité on a une entrée et une sortie.

Je sais pas si je suis clair

http://www.altera.com/support/examples/vhdl/v_bidir.html

et j'ai la flemme de traduire :

(en parlant de inout) ... If this is for a half-duplex bus application, I think it is prefered to have
two signals, one input and one output and to combine them at the top level
with the appropriate buffers, instead of a single input/output signal. That
way, it is clear what is being sent out and that is being brought in. If
the inout is just so you can read a value that you are outputting, then it
is best to use an internal signal that holds the value to output. This means
that you can both drive a value on the line and read the value at the same
time. Edité par SveN Le 25/01/2013 à 19h53

C'est quand même un peu long, je reçois habituellement les colis de chine/HK en moins d'une semaine...

Je dois par ailleurs avoir pas mal de doc et quelques bouts de code VHDL relatifs à la FAT16... ce sera l'occasion de retester tout ça !!

Je sors tout ça dans 2 jours ... et je t'accompagne volontiers dans la galère !!

Je viens de tester la compilation de psgsccr.vhd à l'instant (Quartus x64 12.1 buid 177, web edition) .. une quarantaine de warnings .. mais rien d'autre

13 warnings lors de la compilation de megasd.
Les principaux :

• Warning (15610): No output dependent on input pin "clkena"
• Warning (306006): Found 56 output pins without output pin load capacitance assignment
• Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.