

# Jeu d'instructions machine du Z80

## Instructions sur un octet

	00	01	02	03	04	05	06	07	08	09	0A	0B	0C	0D	0E	0F
00	NOP	LD BC,ad	LD (BC),A	INC BC	INC B	DEC B	LD B,v	RLCA	EX AF,AF'	ADD HL,BC	LD A,(BC)	DEC BC	INC C	DEC C	LD C,v	RRCA
10	DJNZ v	LD DE,ad	LD (DE),A	INC DE	INC D	DEC D	LD D,v	RLA	JR v	ADD HL,DE	LD A,(DE)	DEC DE	INC E	DEC E	LD E,v	RRA
20	JR nz,v	LD HL,ad	LD (ad),HL	INC HL	INC H	DEC H	LD H,v	DAA	JR z,v	ADD HL,HL	LD HL,(ad)	DEC HL	INC L	DEC L	LD L,v	CPL
30	JR nc,v	LD SP,ad	LD (ad),A	INC SP	INC (HL)	DEC (HL)	LD (HL),v	SCF	JR C,v	ADD HL,SP	LD A,(ad)	DEC SP	INC A	DEC A	LD A,v	CCF
40	LD B,B	LD B,C	LD B,D	LD B,E	LD B,H	LD B,L	LD B,(HL)	LD B,A	LD C,B	LD C,C	LD C,D	LD C,E	LD C,H	LD C,L	LD C,(HL)	LD C,A
50	LD D,B	LD D,C	LD D,D	LD D,E	LD D,H	LD D,L	LD D,(HL)	LD D,A	LD E,B	LD E,C	LD E,D	LD E,E	LD E,H	LD E,L	LD E,(HL)	LD E,A
60	LD H,B	LD H,C	LD H,D	LD H,E	LD H,H	LD H,L	LD H,(HL)	LD H,A	LD L,B	LD L,C	LD L,D	LD L,E	LD L,H	LD L,L	LD L,(HL)	LD L,A
70	LD (HL),B	LD (HL),C	LD (HL),D	LD (HL),E	LD (HL),H	LD (HL),L	HALT	LD (HL),A	LD A,B	LD A,C	LD A,D	LD A,E	LD A,H	LD A,L	LD A,(HL)	LD A,A
80	ADD A,B	ADD A,C	ADD A,D	ADD A,E	ADD A,H	ADD A,L	ADD A,(HL)	ADD A,A	ADC A,B	ADC A,C	ADC A,D	ADC A,E	ADC A,H	ADC A,L	ADC A,(HL)	ADC A,A
90	SUB B	SUB C	SUB D	SUB E	SUB H	SUB L	SUB (HL)	SUB A	SBC A,B	SBC A,C	SBC A,D	SBC A,E	SBC A,H	SBC A,L	SBC A,(HL)	SBC A
A0	AND B	AND C	AND D	AND E	AND H	AND L	AND (HL)	AND A	XOR B	XOR C	XOR D	XOR E	XOR H	XOR L	XOR (HL)	XOR A
B0	OR B	OR C	OR D	OR E	OR H	OR L	OR (HL)	OR A	CP B	CP C	CP D	CP E	CP H	CP L	CP (HL)	CP A
C0	RET nz	POP BC	JP nz,ad	JP ad	CALL nz,ad	PUSH BC	ADD A,v	RST 0h	RET z	RET	JP z,ad	*	CALL z,ad	CALL ad	ADC A,v	RST 8h
D0	RET nc	POP DE	JP nc,ad	OUT (v),A	CALL nc,ad	PUSH DE	SUB v	RST 10h	RET c	EXX	JP c,ad	IN A,(v)	CALL c,ad	**	SBC A,v	RST 18h
E0	RET po	POP HL	JP po,ad	EX (SP),HL	CALL po,ad	PUSH HL	AND v	RST 20h	RET pe	JP (HL)	JP pe,ad	EX DE,HL	CALL pe,ad	***	XOR v	RST 28h
F0	RET p	POP AF	JP p,ad	DI	CALL p,ad	PUSH AF	OR v	RST 30h	RET m	LD SP,HL	JP m,ad	EI	CALL m,ad	****	CP v	RST 38h

Note : Certaines de ces instructions sont suivies d'un octet (valeur v) ou deux (adresse ad).

\* Instructions étendues sur 2 octets commençant par CBh

CB	00	01	02	03	04	05	06	07	08	09	0A	0B	0C	0D	0E	0F
00	RLC B	RLC C	RLC D	RLC E	RLC H	RLC L	RLC (HL)	RLC A	RRC B	RRC C	RRC D	RRC E	RRC H	RRC	RRC (HL)	RRC A
10	RL B	RL C	RL D	RL E	RL H	RL L	RL (HL)	RL A	RR B	RR C	RR D	RR E	RR H	RR	RR (HL)	RR A
20	SLA B	SLA C	SLA D	SLA E	SLA H	SLA L	SLA (HL)	SLA A	SRA B	SRA C	SRA D	SRA E	SRA H	SRA	SRA (HL)	SRA A
30	SLL B	SLL C	SLL D	SLL E	SLL H	SLL L	SLL (HL)	SLL A	SRL B	SRL C	SRL D	SRL E	SRL H	SRL	SRL (HL)	SRL A
40	BIT 0,B	BIT 0,C	BIT 0,D	BIT 0,E	BIT 0,H	BIT 0,L	BIT 0,(HL)	BIT 0,A	BIT 1,B	BIT 1,C	BIT 1,D	BIT 1,E	BIT 1,H	BIT 1,L	BIT 1,(HL)	BIT 1,A
50	BIT 2,B	BIT 2,C	BIT 2,D	BIT 2,E	BIT 2,H	BIT 2,L	BIT 2,(HL)	BIT 2,A	BIT 3,B	BIT 3,C	BIT 3,D	BIT 3,E	BIT 3,H	BIT 3,L	BIT 3,(HL)	BIT 3,A
60	BIT 4,B	BIT 4,C	BIT 4,D	BIT 4,E	BIT 4,H	BIT 4,L	BIT 4,(HL)	BIT 4,A	BIT 5,B	BIT 5,C	BIT 5,D	BIT 5,E	BIT 5,H	BIT 5,L	BIT 5,(HL)	BIT 5,A
70	BIT 6,B	BIT 6,C	BIT 6,D	BIT 6,E	BIT 6,H	BIT 6,L	BIT 6,(HL)	BIT 6,A	BIT 7,B	BIT 7,C	BIT 7,D	BIT 7,E	BIT 7,H	BIT 7,L	BIT 7,(HL)	BIT 7,A
80	RES 0,B	RES 0,C	RES 0,D	RES 0,E	RES 0,H	RES 0,L	RES 0,(HL)	RES 0,A	RES 1,B	RES 1,C	RES 1,D	RES 1,E	RES 1,H	RES 1,L	RES 1,(HL)	RES 1,A
90	RES 2,B	RES 2,C	RES 2,D	RES 2,E	RES 2,H	RES 2,L	RES 2,(HL)	RES 2,A	RES 3,B	RES 3,C	RES 3,D	RES 3,E	RES 3,H	RES 3,L	RES 3,(HL)	RES 3,A
A0	RES 4,B	RES 4,C	RES 4,D	RES 4,E	RES 4,H	RES 4,L	RES 4,(HL)	RES 4,A	RES 5,B	RES 5,C	RES 5,D	RES 5,E	RES 5,H	RES 5,L	RES 5,(HL)	RES 5,A
B0	RES 6,B	RES 6,C	RES 6,D	RES 6,E	RES 6,H	RES 6,L	RES 6,(HL)	RES 6,A	RES 7,B	RES 7,C	RES 7,D	RES 7,E	RES 7,H	RES 7,L	RES 7,(HL)	RES 7,A
C0	SET 0,B	SET 0,C	SET 0,D	SET 0,E	SET 0,H	SET 0,L	SET 0,(HL)	SET 0,A	SET 1,B	SET 1,C	SET 1,D	SET 1,E	SET 1,H	SET 1,L	SET 1,(HL)	SET 1,A
D0	SET 2,B	SET 2,C	SET 2,D	SET 2,E	SET 2,H	SET 2,L	SET 2,(HL)	SET 2,A	SET 3,B	SET 3,C	SET 3,D	SET 3,E	SET 3,H	SET 3,L	SET 3,(HL)	SET 3,A
E0	SET 4,B	SET 4,C	SET 4,D	SET 4,E	SET 4,H	SET 4,L	SET 4,(HL)	SET 4,A	SET 5,B	SET 5,C	SET 5,D	SET 5,E	SET 5,H	SET 5,L	SET 5,(HL)	SET 5,A
F0	SET 6,B	SET 6,C	SET 6,D	SET 6,E	SET 6,H	SET 6,L	SET 6,(HL)	SET 6,A	SET 7,B	SET 7,C	SET 7,D	SET 7,E	SET 7,H	SET 7,L	SET 7,(HL)	SET 7,A



\*\*\* Instructions étendues sur deux octets commençant par EDh

ED	00	01	02	03	04	05	06	07	08	09	0A	0B	0C	0D	0E	0F
00																
10																
20																
30																
40	IN B,(C)	OUT (C),B	SBC HL,BC	LD (ad),BC	NEG	RETN	IM 0	LD i,A	IN C,(C)	OUT (C),C	ADC HL,BC	LD BC,(ad)	NEG	RETI	IM 0	LD R,A
50	IN D,(C)	OUT (C),D	SBC DE,BC	LD (ad),DE	NEG	RETN	IN 1	LD A,i	IN E,(C)	OUT (C),E	ADC HL,DE	LD DE,(ad)	NEG	RETI	IM 2	LD A,R
60	IN H,(C)	OUT (C),H	SBC HL,HL	LD (ad),HL	NEG	RETN	IM 0	RRD	IN L,(C)	OUT (C),L	ADC HL,HL	LD HL,(ad)	NEG	RETI	IM 0	RLD
70	IN (C)	OUT (C),0	SBC HL,SP	LD (ad),SP	NEG	RETN	IM 1	NOP	IN A,(C)	OUT (C),A	ADC HL,SP	LD SP,(ad)	NEG	RETI	IM 2	LD R,R
80																
90																
A0	LDI	CPI	INI	OUTI					LDD	CPD	IND	OUTD				
B0	LDIR	CPIR	INIR	OTIR					LDDR	CPDR	INDR	OUTR				
C0																
D0																
E0																
F0																

Note : Certaines de ces instructions sont suivies de deux octet (adresse ad).

\*\*\*\* Instructions étendues sur trois octets commençant par FDh

Voir les deux tableaux des instructions étendues commençant par DDh et DDh+CBh ci-dessus. Remplacer DDh par FDh afin d'obtenir le code des instructions pour le registre IY.

#### Description des couleurs

- Les instructions en vert concernent les entrées/sorties.
- Les instructions en violet concernent les interruptions.
- Les instructions en rouge sont celles qui n'ont pas été documentées par Zilog. (Certains CPU compatibles Z80 ne possèdent pas la totalité de ces instructions. C'est le cas du R800 du MSX Turbo R qui n'a pas les instructions « reflet »).

#### A propos des instructions non-documentées (en rouge)

- Les instructions non-documentées sont rarement utilisées dans les programmes MSX.
- Les instructions de CB 30 à CB 37 sont les plus utilisées parmi les instructions non-documentées.
- Les instructions non-documentées DD CB xx correspondent à l'exécution des deux instructions indiquées dans la case.
- Les instructions non-documentées de ED 00 à ED 3F et de ED 80 à ED FF (cases vides) n'ont pas d'effet mais prennent 8T states et incrémentent le registre R de 2.
- L'instruction ED 70 lit le port de sortie indiqué par le registre C sans garder le résultat mais le registre F sera modifié.