L'atelier MSX1 FPGA
Reprise du message précédent
ericb59:Le cyclone IV c'est une grosse boite bleue plus grande à l'intérieur qu'à l'extérieur, on peut en mettre des choses dedans !
Un fan du Doctor WHO....(j'aime aussi)
FABF possible d'avoir une photo du dessous de la bête ?
Fabf
Membre non connecté
Conseiller Municipal
Voila des photos un peu meilleures.
Comme vous le constaterez il y a un bug sur la 2eme SRAM qui sera bien sur corrigé sur la version finale.
Comme vous le constaterez il y a un bug sur la 2eme SRAM qui sera bien sur corrigé sur la version finale.
metalgear2
Membre non connecté
Conseiller Municipal
metalgear2
Membre non connecté
Conseiller Municipal
Citation:
Secret défense ....
Caché:
a quoi sert le connecteur 26 broches (non soudés) au dessus des LEDS ?
Secret défense ....
Caché:
C'est pour un upgrad ou une extension future
Fabf
Membre non connecté
Conseiller Municipal
msx45:
A faire parler les curieux
a quoi sert le connecteur 26 broches (non soudés) au dessus des LEDS ?
A faire parler les curieux
Fabf
Membre non connecté
Conseiller Municipal
TurboSEB:
Un tout petit peu plus mais pas beaucoup.
Plus petit qu'un boitier CD, trop mignon
Ça doit faire 10x10cm environ ?
Un tout petit peu plus mais pas beaucoup.
Plus petit qu'un boitier CD, trop mignon
Fabf
Membre non connecté
Conseiller Municipal
Vu comme c'est fait à l'intérieur du FPGA, Je souhaite bonne chance à celui qui voudra s'y frotter
En effet, il y a pas grand chose qui ressemble à un MSX au niveau architecture.
-la RAM et les ROMs sont "virtualisées" et aiguillées vers des blocs d'une même SRAM.
-le MSX est organisé en couches et les signaux du slots ne sont qu'au deuxième niveau.
-Le VDP est lui au troisième niveau.
Tout ça sans parler des signaux (adresses et données) qui sont indépendants pour la SRAM, le BUS et le VDP
En effet, il y a pas grand chose qui ressemble à un MSX au niveau architecture.
-la RAM et les ROMs sont "virtualisées" et aiguillées vers des blocs d'une même SRAM.
-le MSX est organisé en couches et les signaux du slots ne sont qu'au deuxième niveau.
-Le VDP est lui au troisième niveau.
Tout ça sans parler des signaux (adresses et données) qui sont indépendants pour la SRAM, le BUS et le VDP
metalgear2
Membre non connecté
Conseiller Municipal
Bonsoir,
Jipe:
Il se charge a chaque démarrage, il est chargé a partir de la SD.
Jipe:
une petite question technique le BIOS dans la SRAM est sauvegardé ou il se recharge a chaque reboot ?
Il se charge a chaque démarrage, il est chargé a partir de la SD.
Fabf
Membre non connecté
Conseiller Municipal
Oui il y a une ROM de 8Ko dans le FPGA.
Le fonctionnement est assez étrange :
Quand la machine démarre cette ROM est lancée.
Elle utilise les composants du MSX (VDP, SD, SRAM) pour accéder à la SRAM, afficher les infos et charger les ROMS depuis la SD.
Ensuite il y a une sorte de RESET (autre que celui du MSX) qui initialise le MSX.
C'est vraiment du lourd et mettre les mains la dedans est une véritable aventure Edité par Fabf Le 13/04/2017 à 20h56
Le fonctionnement est assez étrange :
Quand la machine démarre cette ROM est lancée.
Elle utilise les composants du MSX (VDP, SD, SRAM) pour accéder à la SRAM, afficher les infos et charger les ROMS depuis la SD.
Ensuite il y a une sorte de RESET (autre que celui du MSX) qui initialise le MSX.
C'est vraiment du lourd et mettre les mains la dedans est une véritable aventure Edité par Fabf Le 13/04/2017 à 20h56
Répondre
Vous n'êtes pas autorisé à écrire dans cette catégorie